BUNDESREPUBLIK

DEUTSCHLAND

Offenlegungsschrift

® DE 42 05 524 A 1

(5) Int CI 5 G 05 B 19/05 B 65 6 9/40

DEUTSCHES

Aktanzeichen:
 Anmelderag:
 Offenlegungstag:

P 42 05 524 5

DE 42.05.524 A

(14:11:91) EP: 91:11:9483:5:

Minnere Prioritat: 233


ஆம்ளாசார்மான்பு இருத்து. - '22'02'91: DE-41'05'678'7

Anmelder: Siemens AG-8000 München: DE @ Erfinder:

Bock Gunther, Dipl. Ing., 8450 Amberg, DE, Macht Halmut, Dipl.-Ing., 8457 Kummersbrück, DE, Wombacher, Christof, Dipl.; Ing. (EH), 8450 Amberg, DE, Prachtl, Manfred, Dipl.; Ing. (Uhiv.), 8470 Nabburg, DE, Lengamann, Andre, Dipl. Ing. (EH), 8459 Edalsfeld, DE

(A) Speicherprogrammierbare Steuerung

(10) Es wird eine neus speicherprogrammierbare Steuerung imsbesondere für Verpackungs und Etikartianmaschinen mit mehreren Ein (8) und Ausgängan (9) zum Anschließen von Prozellführungselementen 2 8 Sensoren oder Steligliedem vorgeachlagen die mindestens einen Logabaustein (10) mit einer Internen Verschaltung aufweist, über de mindestens ein Ausgang mit seinem konsenderenden Eingang (ED) verbunden ist Ferner wird ein Programmieren Fahren (Ur einen derartigen Logikhaustein (10) vorgesteillt.



Die Erfindung betrifft eine speicherprogrammierbarel Steuerung insbesondere für Verpackungs- und Etiket tiermaschnen, mit mehreren Ein- und Ausgangen zum: 5 Anschließen von Prozeßführungselementen, z.B. Sensoren oder Stellgliedern, sowie ein Verfahren zum Betreiben einer speicherprogrammierbaren. Steuerung und ein Verfahren zum rechnergesteuerten internen elektrischen Verbinden eines umfeldprogrammierbaren: 10

Logitfeldes

Brüher wurden Maschinensteuerungen in Schutz-Technik, aufgebaut. Schütz Schaltungen arbeiten, zwar: parallel und sind daher schnell sie sind jedoch storanfallig, kompliziert und nur umständlich aufzübauen bzw. 15 anzupassen linzwischen sind speicherprogrammierbare Steuerungen weit verbreitet. Sie arbeiten sequentiell und zw. programmieren. Aber auch moderne speicherprogrammierbare Steuerungen sind wegen ihrer sequentiellen Arbeitswei- 20 se oftmals meht schnell genug, z. B. für die Steuerung von Verpackungs- oder Etikethermaschinen Steuerungen für diese Maschinen werden in der Regel auch heute noch auf der Basis zu verdrahtender Logikelemente auf-gebaut. Dadurch bieten diese Steuerungen-zwar eine 23 hohe Verarbeitungsgeschwindigkeit, jedoch ist das Verdranten der Logikelemente sehr umständlich und feh-

Aufgabe der vorliegenden Erfindung ist es eine speicherprogrammierbare Steuerung zur Verfügung zu so stellen mit der es möglich ist extrem schnelle Steue-rungsvorgange zu bewähngen. Weiterhin soll ein Ver-lahren angegeben werden, das es ermöglicht, eine der artige speicherprogrammierbare Steuerung die einen Logikbaustein mit einem umfeldprogrammierbaren Lo- 35

gildeld enthält, schnell und einfachtzu programmieren. Die erste Aufgabe wird dadurch gelöst daß die Steue-rung mindestens einen Logikbaustem mit einer internen Verschaltung aufweist über die mindestens ein Ausgang mit seinemikonrespondierenden Eingang verbunden ist. 36 Dadurch wird ständig das Ausgangssignal dieses Ausgangssignal dieses Ausgangssignal dieses Ausgangssignal der Wert desekorrespondierenden Eingangssangepaßt so daß eine ansonsten nötige, aufwendige Alarmreaktion bei diesem Eingangentfallen kann.

Mit Vorteil ist der Logikbaustein parallelarbeitend es ausgebildet: so daß mehrere Ein; und Ausgange miteinander verbindbar sind. Dadurch wird erreicht, daß die Ausgangssignale dieser Ausgange keinen durch die Ver-arbeitungszen verursachten Schwebungen und Schwankungen unterliegen sondern stabil reproduzierbar sind. 50
Wenn die interne Verschältung des Logikbaustems.

programmierbar und insbesondere auch reprogrammierbar ist ist die Steuerung leicht an geanderte Anfor-

derungen anpaßbar.

sonders, einfach, wenn der Logikbaustein einen -- vorzugsweise statischen - Speiches zum Speichem der! Bedingungen aufweist, die seine interne Verschaltung: lestlegen Der Logikbaustein kann insbesondere ein umfeldprogrammerbares Logikfeld (FPGA) sein

Wenn die Steuerung modular aufgebaut ist ist der Logikbaustein vorteilhaft in einer Ein-/Ausgabe Baugruppe angeordnet, weil dann der Systembus der Steuerung nicht für den Datentransfer benutzt werden muß. In diesem Fall ist es weiterhim von Vorteil wenn der 65, Logikbaustein direkt auf der Baugruppe programmiert werden kann, z.B. über eine Schnittstelle zum Anschlußeines Daten-Ein-/Ausgabegeräts, wobei die Schnittstel-

le direkt oder indirekt auf den Systembus oder aber auch auf den Logikbaustein selbst wirkt oder über einen zusteckbaren Anwenderspeicher, der die interne Verschaltung des Logikbausteins festlegt.

Die Steuerung arbeitet derart, daß mindestens ein Eingangssignal in einen Logikbaustein eingelesen und dort verarbeitet wird so daß vom Logikbaustein ein mit dem Eingangssignal korrespondierendes Ausgangssignal ausgebbar ist.

Die zweite Aufgabe wird durch folgende Verfahrens-

é

Ċ.

ŧ

schritte gelöst:

= aus einem vorgegebenen lunktionalen Gesamtverhalten, z. B. aufgrund eines vorgegebenen funktronalen Schaltplans insbesondere eines Funktionsplans für eine speicherprogrammierbare Steuerung, werden interne elektrische Konfigurationen, also Verbindungen und gegebenenfalls auch Logik-funktionen, des Logikfeldes besummt, welche das vorgegebene funktionale Gesamtverhalten realisieren und

- die so bestimmten internen elektrischen Konfiguration, also: Verbindungen und gegebenenfalls auch Logikfunktionen; werden dem Lögikfeld ein-

gepragt.

Wobei unabhangig von dem vorgegebenen (unk-tionalen-Gesamtverhalten-beim Festlegen der internen elektrischen Verbindungen ein Teil der im Prinzip frei festlegbaren internen elektrischen Verbindungen fest vorgegeben wird

Wenn die Logikblocke durch den fest vorgegebenen Teil der internen elektrischen Verbindungen in Gruppen aufgeteilt werden die zumindest teilweise gleiche Konfigurationen aufweisen werden regelmäßige Strukturen erzeugt, so daß das Logikleld quasi in kleinere Einheiten, nämlich die Gruppen, zerlegt wird. Dadurch isties nämlich möglich das vorgegebene funktionale Ge-samtverhalten in Teilfunktionen zu zerlegen die zumindest tellweise in je einer Gruppe von Logikblocken rea-

isseroarsind Fur Standard Tellfunktonen uisbesondere komplexe Standard-Teilfunktionen sind daber interne elektrische Standard-Konfigurationen, also: Verbindungen und gegebenenfalls auch Logikfunktionen vorgebbar, wobei im Einzelfall die Standard Teilfunktionen auch durch mehr als eine Gruppe von Logikblocken realisierbar, sein können.

Wenn, Teillunktionen und Standard-Teilfunktionen im Einzelfall sehr einfach sind können gegebenenfalls mehrere von ihnen zusammengefalli werden, sofern auch die Zusammenlassung in einer Gruppe von Logikblöcken realisierbar ist:

erungen anpaßbar.

Die Programmierung des Logikleides erfolgt dann:

Die Programmierung des Logikleides erfolgt dann:

die Teilfunktionen und/oder die Standard-Teilfunktionen und/ oder die Zusammenfassung den Gruppen von Logikblöcken zugeordnet werden,

Junter Berücksichtigung der fest vorgegebenen internen elektrischen Verbindungen: die internen elektrischen Verbindungen ermittelt werden, die die Gruppen von Logikblöcken derart miteinander. und mit externen Anschlüssen verschalten, daß das vorgegebene funktionale Gesamtverhalten realisiert wird, und

: die so ermittelten internen elektrischen Verbindungen dem Logikfeld eingeprägt werden vorzngsweke zusammen mit den fest vorgegebenen internen elektrischen Verbindungen.

Die Programmierung des Logikfeldes ist für den Anwender besonders einfach wenn das funktionale Gesamtverhalten in einer Programmiersprache für speicherprogrammierbare Steuerungen vorgegeben wird insbesondere in einer graphischen Programmierspra-

Weitere Vorielle und Einzelheiten ergeben sich aus 10 der nachfolgenden Beschreibung eines Ausführungsbeispiels anhand der Zeichnungen und in Verbindung mit

den weiteren Unteransprüchen: Es zeigt Fig. 1 mehrere Baugruppen einer modular aufgebau-ten spescherprogrammierbaren Steuerung;

Fig. 2 den inneren Aufbau einer Ein Ausgabe Bau-

Fig. 3 die Verbindungen zwischen Ein- und Ausgan-

Baugruppe: Rig. 5 die unter Struktur eines umfeldprogrammier baren Logikieldes,

Formeiner Ampelanlage...

Eig 8 die zugehörge schaltlechnische Realisierung der Ampelanlagensteuerung.

Eig 9 die Vorabiestlegung der internen elektrischen

Verbindungen

Fig. 10 ein Bespiel einer internen elektrischen Stan-dard Verbindung Fig. 11 die Realisierung des vorgegebenen Gesamt

verhaltens im umfeldprogrammierbaren Logikfeld und Eig. 12 sehemausch die Kommunikation zwischen 33

Logikhaustein und Prozessor.

Gemall Fig. i besteht eine modular aufgebaute speicherprogrammerbare Steuering aus einer Stromver-sorgung if einer Zentraleinheit 2 den Ein-/Ausgabe-Baugruppen 3/3 sowie weileren Fernpherieeinheiten 4 Die Baugruppen 2/3, 35/4 ind dabei über einen Bus 5 mitenander verbunden. Die Zentraleinheit Zwest mindestem einen Prozessor 6 zum Aburbeiten eines Pro-grammes sowie eine Schnitistelle 7 zum Dätenaus-tauschmit einem Programmiergerätaut.

We weiterhin aus Fig. Lernichtlich ist, weist die Bau-gruppe deinem Logilibaustein für auf, der z. B. ein um-feldprogrammierbares. Logilield (EPGA) sein kann. Der Logikbaustein (dist über den Prozessor 11 mit dem Bus 5 und damit anch mit der Zentraleinbert 2 verbun-den Dadurch st. es möglicht von einem Programmier ge-rät zus über die Zentraleinheit 2 die interne Verschaltung des Logikhausteins 10 derart zu programmeren daß die Eingänge Bilber den Logikbaustein 10 gemäß zuvor aus dem abzuarbeitenden Programm abgeleite ten logischen Bedingungen zwichen Eingangs. und Ausgangssignalen mit den Ausgängen 9 ver bunden sind. Der Anwenden erstellt hierzu mit dem oben erwähnten Programmiergerat zwei Programmteile: Einen zeitunkritischen Teil und einen zeitkritischen Teil Beide Teile 60 werden vom Programmiergerät an den Prozessor 6 den Zentraleinheit 2 übertragen. Der zentunknitische Teil wird in der Zentraleinheit 2 abgespeichert und wie bei speicherprogrammierbaren Steuerungen allgemein übfich sequentiell abgearbeitet. Der zeitkritische Teil wird 65 yom Prozessor 6 weiter an die Logikbausteine 10, 10' übertragen und von diesen in eine lögische Verschaltung umgesetzi.

Die beiden Programmieile sind vollig unabhängig voneinander. Es ist jedoch über Sonderbefehle möglich. daß der Prozessor 6 und die Logikbausteine 10, 10 Infor-

mationen austauschen. Mit Vorteil werden dabei die logischen Bedingungen. die die Verschaltung des Logikbausteins 10 festlegert in ement statischen Speicher 12 des Logikbausteins 10 übertragen und die Verschaltung des Logikbausteins 10 aufgrund des inhalts des Speichers 12 bestimmt

Die Baugruppe 31 weist ebenfalls einen Logikhaustein 10 mit einem statischen Speichen 12 auf der Logikbaustein 10' wird jedoch über einen Anwenderspeicher 13 programmiert Wenn die Verschaltung des Logikbausieins 10 geändert werden soll mult der Anwen-15 derspeicher 13 ausgetäusche bzw. umprogrammert. werden da die logischen Bedingungen die die Verschaljung des Logikbausteins 10 bestimmen, im Anwender-

speicher 13 abgespeichert sind.

Fig.2 zeigt, in etwas geändertet Darstellung den Fig. 4 den konstruktiven Aufhan einer Ein /Ausgabe: 36, elektrischen Aufhau der Baugruppe 3. Wie aus Fig. 2 ersichtlich ist sind die Eingänge & mit dem Logikbau-stein 10 über Eingangsfilter 14 und die Ausgange 9 mit aren Logikfeldet.

Fig. 6 den Anifhau eines Logikblocks

Eig. 7 eine bespielhart zu lösende Problemstellung in om einer Ampelanlage.

Om einer Ampelanlage.

The composition of the comp beschildigt wird. Westerhin ist durch die Eingen gefülter 14 ein Entprellen der Eingangssignale möglich Auch Konnen über die Filter 14 und die Treiber 15-Signalbegelanpassungen vorgenommen werden 2. B. von 20 ma. auf 5 V

Der Logikbaustein 10 st über den Bus 16 sowie die Steuerlenungen 17 mit dem Prozessor (1 und damitauch mit dem Prozessor 6 verbunden Dadurch wird es möglich die korrekte Funktion des Logikbausteins 10: äuch während des Bernebs zu überwächen Zur Überwachung des Logikbausteins 10 können die Werte korrespondierender Einglinge Bund Ausgange 9 gleiche zeug zur verarbeitung im Logikbaustein 10 an den Prozessor it und weiter an den Prozessor is überminelt weiten. Gegebenenfalle können auch Zwischenzustände des Logikbausteins 10 z. B. ein Merker oder ein Zählerständ, anden Prozessor is gemeldet weiten Es können auch neue Steuerungsparameter, z. B. neue Zeits konstanten auf den Logikbaustein 10 übertragen werden. zeitig zur Verarbeitung im Logikhaustein 10 an den Pro-

Die in Fig. 2 dargestellien Steuerleitungen 17 dienen beispielsweise der Übertragung eines Resetsignals mit dem die internen Merker rucksetzbar sind, sowie der Melding der Logikbausteine 10 an den Prozessor 6 über seinen derzeitigen Programmierzustand also z. B. der Meldung Programmierung Logikbaustein geändert An dieser Stelle sei erwähnt, das die Programmierung des Logikhausteins 10 mur dann geindert werden kann wem der Logikhaustein 10 makriv ist, deh wem er nicht in die Steuerung eines Prozesses eingebunden ist. Wenn der Logikhaustein 10 aus mehreren amabhangig vonein ander funktionsfähigen Teilen besteht ist es auch mögander runktions des Tell dessen Programmierung geamdert wird inaktivist

Gemiß Fig. 3 weist der Logikhaustein 10 ein Ein gangslatch 20 und ein Ausgangslatch 21 auf, die bei spielsweise mit einem Takt von I MHz getaktet sind An die Eingänge des Eingangslarches 20 sind die Eingänge 8 angeschlossen: An die Ausgänge des Ausgangslatches 21 sind die Ausgänge 9 angeschlossen Zwischen den Latches 20, 21 imdet die eigentliche parallele Verarbeilung der Signale statt Hierzu wird beispielsweise im

: :

'n

#\$

Logikschalter 22 eine elementare logische Verknüpfung der Eingange ED und E1, durchgeführt, gegebenenfalls auch mit Zwischenergebnissen, wie über die Leitung 23 angedeutet ist.

Das Ergebnis des Logikschalters 22 kann weiter verarbeitet werden oder auch direktseinem der Ausgange zugeleitet werden im gegebenen Fall dem Ausgang AO. Die Logikschalter 22 können, wie oben erwähnt, elementare logische Verknupfungen durchführen, z.B. VERGLEICHEN, UND, ODER; NICHT UND 10 gabe Blocke zugeordnet Gleiches gilt für die (senkrech-NICHT-ODER: Um-weitere-kompliziertere Funktio- ten) Spalten. Die Ein-/Ausgabe Blocke/sind der Ober-VERGLEICHEN nen realisieren zu können, ist es von Vorteil, wenn der Logikhaustein 10 speicherride Elemente 24 aufweist aus denen dann z. B. Zähler, Zeitgeber oder Flankenmerker aufgebaut werden können.

Fig. 4 zeigt einen bevorzugten konstruktiven Aufbau der Ein- Ausgabe Baugruppe J. Wie aus Fig. 4 ersicht: lich in ist die Haugruppe 3 eine gekapselte Flachbaugruppe die mit einem modular aufgebauten Baugruppentriger 25 verbunden ist. Die Baugruppe 3 weist et 30 je funt Kurzverbindungen 35 miteinander verbunden nen Schacht 26 für das z.B. in Fig. 1 dargestellte Anwendermodul 13 und eine Schnittstelle 27 zum Anschluß eines Programmiergerats auf. Ober das Anwendermodul 13' und die Schnittstelle 27 ist es möglich, den in der Baugruppe 3 enthaltenen Logikbaustein 10 direkt. 25 terhin west der Logikblock 31 zwei Flipflops 313, 314 d. h. nicht über den Prozessor 6, zu programmieren.

Weiterfilm weist die Baugruppe 3 zwei Sub D-Steckkontakte 28a, 28b. wobei die Kontakte 28a zum An-schluß von Sensoren und die Kontakte 28b zum An-

schill von Stellgliedern dienen.

Die Kernidee der vortiegenden Erfindung ist es ein herkommiches, sequentielles Anwenderprogramm für eine speicherprogrammierbare. Steuerung sowent wie den Der Logi möglich auf die aus der Schutzrechnik bekannten Struk mierbar welch juren abzübilden d.K. die korrespondierenden Ein- und 35 ausführen soll-Ausginge über Logikelemente direkt zu verdrahten. Hierzu werden die logischen Bedingungen eines in einer Programmiersprache für speicherprogrammierbare Steuerungen erzeugten Anwenderprogrammes in eine Verhindungsliste konvertiert und in einem Datenfeld a abgelegt. Diese Daten werden dann in den Logikhaustem 10 geliden und führen dort zu einer entsprechenden internen Verschaltung des Logikbausteins 10. Dabei in en wie in Eig. 1 gezeigt-möglich, mehrere dieser Verfügung gestellt werden kann. Die Topologie wird Logikhausteine 10: 10. seriell unt/oder parallel mitem 42 folglich strukturierter ander-zu verschälten. Der Programmablaut wird da-durch auf die Zentraleinheit 2 und die Baugruppen 3.3

Durch die direkte Verdrahtung korrespondierender Ein-und Ausgänge miteinander entfällt für diese das bei so konventionellen speicherprogrammierbaren Steuerun gen benougte Prozesabbild Weiterhin wird die speicherprogrammierbare. Stetlerung extrem schnell, die Zykhizzen geht tendenziell gegen Null Auch wird das Alarmreaktionsverhalten reproduzierbaret, da die 46

Alarmreaktionszen besser eingehalten wird

lm obenstehend beschriebenen Ausführungsbeispiel wurde der Logikhaustein in einem modular aufgebauten Automatisierungsgerätt verwendet Ehenso, st. jedoch auch die Verwendung in einem allein betriebsfähigen 60 Automatisierungsgerätt möglich. In der Minimalversion dieses Automatisierungsgeräles weist das Automatisierungsgerät keinen Prozessor mehr, sondern nur noch den Logikhaustein auf, so daß das abzuarbeitende Programm vom Logikbaustein allein ausgeführt wird. Die (6) matrizen 34 und der Ein-/Ausgabe-Blöcke ist jeweils Programmierung des Logikbausteins erfolgt in diesem Fall entweder über eine Schnittstelle zu einem Programmiergerat oder über ein Speichermodul, das vom

Anwender programmiert wurde.

Die Logikbausteine 10, 10' sind im vorliegenden Fall umfeldprogrammierbare Logikielder (FPGAs), Fig. 5 zeigt einen Ausschnitt aus der inneren Struktur eines 3 solchen Logikleides. Die innere Struktur weist eine zweidimensionale Matrix von z 8 12 12 Logikblocken 31 auf Diese Matrix ist von einem Ring von Ein-Ausgabe-Blocken umgeben. Sowohl dem Anfang als auch dem Ende jeder (wangrechten) Reihe sind je zwei Ein-/Aussichtlichkeit halber nicht dargestellt. Weiterhin sind je-der Reihe von Logikbläcken 31 je zwei nicht unter-brechbare Verbindungen 32 und jeder Spalte drei Veris bindungen 33 von denen zwei einmal in der Mitte der Spalte unterbrochen werden können, zugeordnet. Diese: Anordnung von Logikblocken 31 und Ein-/Ausgabe-Blocken ist durchsetzt von einem Netz mit 13-13 Schaltmatrizen 34, wobei benachbarte Schaltmatrizen 34 über: sind.

華書子の中にはです 一次の場 を大をかまのかまいか

5

Die Logikblöcke 31 weisen gemaß Fig. 6 einen Kombinatorikblock 310 auf der aus maximal 5 Eingangsvariablen 311, zwei Ausgangsvariablen 312 ermittelt. Weiauf, deren Eingangssignal entweder aus einer der Ausgangsvariablen 312 des Kombinatorikblocks 310 oder aus einer direkt über den Eingang 315 eingegebenen Variable besteht: Die Ausgangssignale der Flipffops 313. 30 314 können entweder in den Kombinstorikblock 310 zurückgeführt werden oder aber als eines der Ausgangssignale 316 des Logikblocks 31 ausgegeben wer-den. Der Logikblock 31 ist also dahingehend program: mierbar welche logische und/oder Speicherfunktion en

Die beiden Ausgangsfunktionen des Logikblockes 31. sind um Prinzip unabhängig vonetnander, werden im vortiegenden Fall jedoch siets gleich gewählt, da jeder der beiden Ausgange 316 mit je zwei der vier nachsten Nachbarn seines Logikbausteins direkt verbindbar ist. Dadurch, daß die beiden Funktionen identisch sind wird also erreicht dafi das Ausgangssignal jedes Logikblocks 31 seinen vier nächsten Nachbarn als Eingangssignal zur

Weiterhin konnen die Ausgange 316 mit den sie umgebenden Kurzverbindungen 35 sowie den sie umgebenden Langverbindungen 32/33 verbunden werden. Auch sind an den Kreuzungspunkten zwischen den Langverbindungen 32, 33 untereinunder sowie zwischen den Langverbindungen 32, 33 und den Kurzverbindungen 35 noch elektrische Verbindungen programmerbar.

Die Schaltmatrizen 34 sind ebenfalls programmerbar. Sie konnen eine Vielzahl der theoretisch denkbaren Verschaltungsmöglichkeiten realisieren z. B. waagrechte und/oder senkrechte Durchverbindungen, Kontaktieren von wasgrechten mit senkrechten Kurzverbindungen 35 und Aufteilen von einer Verbindung auf zwei

Die Ein-Ausgabe Blocke sind jeweils mit einem Anschlußpin des Chips verbunden und können wahlweise entweder ein Signal eingeben oder ausgeben, wobei dieses Signal wahlweise getaktet werden kann oder nicht-

Die Programmerung der Logikblöcke 31, der Schaltlokal in diesen Elementen gespeichert, die hierzu einen kleinen statischen Speicher (SRAM) aufweisen:

Bezuglich weiteren Einzelheiten über umfeldpro-

grammierbare Logikbausteine wird auf Herstellerhand. bucher verwiesen, z. B. auf Handbucher über die XC

3000 Logic Cell Array Familie von Xilinx

Zum Programmieren derartiger Logikfelder existieren ASIC Design Tools mittels derer die Logikfelder in der Struktur des Logikfeldes angepaßten Stromlaufanweisungen programmierbar sind Bei diesen Anweisungen muß der ASIC Designer jedoch viele ASIC spezifische Randbedingungen beachten. Solche Randbedingungen sind beispielsweise Gatterlaufzeiten, der Signalpegel von ungenutzten Gattereingangen usw. Es ist offensichtlich daß eine derartige Programmierung hardwarenah und hochkompler ist. Sie ist nur von ausgesprochenen Experten handhabbar.

Für das Umsetzen der gewünschten Programmierung minterne Verschaltungen des Logikbaustems 10 existe ren Programme: Die Laufzeit dieser Programme die die Umsetzung des gewünschten Gesamtverhaltens in eine interne Verschaltung des Logikieldes beträgt, insbesondere wegen der vielfaltigen Verbindungsmöglich-keiten, etliche Minuten, Stunden, manchmal sogar Tage. Obenstehend er wähnte Spezialkenninisse sind dem

Anwender von speicherprogrammerbaren Steuerungen nicht zumutbar, ebensowenig die extrem langen Laufzeiten der Umsetzungsprogramme. Der SBS-An. wender erwartet Laufzeiten im Sekunden, hochstens Minutenbereich Im folgenden wird daher anhand eines Besspiels ein Verfahren beschrieben, mittels dessen ein in einer dem SPS-Anwender vertrauten Programmier emlach in eine interne Verbindung des Logikfeldes umgesetzt werden kann.

Das Beispiel ist der Aufgabensammlung Simagic SS der Siemens AG. Bestell Nr. E 80850 C 345 X AL ent-mommen und wird anhand von Fig. 7 ertautert. Wegen Bauar beiten muß der Verkehr außemer Stra-

Be über eine Fahrspur geleitet werden. Da das Verkehrsaufkommen sehr hoch ist, wird eine Bedarfsampelanla-ge installier. Beim Einschalten der Anlage zeigen beide vor durch eventuelle Betaugung des anderen Initiators. beide Signallampen wieder Rot zelgen Nach 10 Sekunden wird dann die andere Fahrspur int Grun bedient Liegt keine Meldung eines Initiators, vor 150 bleibt die Ampelmlage in ihrem jeweiligen Zustand. Das Ausschalten der Anlage soll nur nach der Grünphase einer Fahrspur möglich sein beim Einschalten der Sleiterung

Zur Umsetzung des Problems in eine SPS Programmiersprache wird zunächst eine Umbenemung der Symbole worgenommen wie in der untenstehenden Ta-

belle angegeben.

Symbol	Operand	.Kommentar
S0:	EO	Schalter Ein (Schließer)
11	El.	Initiator I (Schließer)
12	E2:	Initiator 2 (Schließer)
Hi	AF	Grun
H2	A2	Grun
H3	A3	Rot
H4.	Â	Rot
Mo.	MO:	Grundzustand MO
MI.	M1.	Zustand I
M2:	M2:	Zustand 2
M3.	M3	Zimtand 3
M4	M4	Zustand 4
M5	M5	Zustand 5
M6	M6:	Zustand 6
M7.	M7	Zustand 7
	71	Zeit 10 Sekunden
	13	Zeit 20 Sekunden
	KT-100.1	Zeit für Zähler i
	KT 200.1	Zeit für Zähler 2

Die zugehörige Verschaltung stellt sich in der SPS Programmiersprache EUP (= Funktionsplan) wie in Fig. 8 gezeigt dar Diese Art der Programmierung kennt der SPS-Anwender, und sie ist ihm geläufig. Die Anfgabe besteht darin das vorgegebene, in einer SPS-Prosprache vorgegebenes Gesumwerhalten schnell und 20 grammersprache formulierte Gesamwerhalten schnell und einfach in eine FPGA Struktur umzusetzen so daß der SPS Anwender im Ergebnis in die Lage versetzt wird den Logikhaustein 10 selbst zu programmieren.

The desired the first of the second s

Erreich) wird dies dadurch daß das Programm das 35 das SPS Anwenderprogramm in die zugehörige interne Verschaltung des Logikhausteins 10 umsetzt, die theoretisch mögliche Komplexität des Logikbausteins 10 von vorneheren mur zu einem kleinen Bruchteil ams-muzz: Dies geschicht dadurch, daß ein Teik der im Prin-Ampeln Rov Wird em Initiator beiltigt, so schäftet die 30 zip frei wählbaren Verbindungen z. B. die interne Versentsprechende Ampel näch: 10 Sekunden auf Grün. Die Schäftung der Schäft SPS Anwenderprogramms nicht beeinflußbar ist. Kon-krei werden die Verschaltungen der Schaltmatrizen 34 jeder der dreizehn senkrechten Spalten derast vorgege-ben daß zum einen die oberste, die unterste sowie die mittleren drei der Schalmatrizen 34 einer Spalte die waagerecht verlaufenden Kurzverbindungen 35 1 : 1 durchverbinden und die anderen der Kurzverbindungen muß der Grundzustand (MO) ohne Bedingung geseist 30:35 voreigt noch nicht verbinden und zum anderen die übrigen Schaltmatrizen 34 nur die senkrechten der Kurzverbindungen 35 1 durchverbinden und die waagrechten Kurzverbindungen 35 blockieren

Es ergibt sich dadurch eine Struktur, wie sie in Fig. 9 55 dargestellt ist: Es werden Gruppen 36 gebildet die je funt untereinander angeordnete Logikblocke 31 enthal. ten und die vorne und himen jeweils von funf sich über die Lange einer Halbspalte erstreckenden Kurzver-bindungen 37 umgeben sind Auf diese Gruppen 36 wird. on die zu realisierende Schaltung von Fig. 8 auf noch zu erlauternde Art. und Weise abgebildet. Die beiden waagrechten mittleren Reiten von Logikblocken 31 werden auf ebenfalls noch zu erläuternde Art und Weise

zur Erzeugung von Taktsignalen genutzt:

Die so entstandenen Gruppen 36 weisen eine handliche Große auf Einerseits ist ihre Komplexitat klein genug und daher überschaubar genug um auf relauv einfache Art und Weise abschätzen zu konnen ob ein Teil-

Marting Mills and an

The organization

The state of the s

いない とのは、一般のないのでは、一般のないです。

netzwerk der zu realisierenden Gesamtschaltung durch eine der Gruppen 36 realisierbar ist, andererseits sind die Gruppen aber auch großt genug, um die Gesamtschaltung von Fig. 8 nicht in zu kleine Teilnetzwerke zersuckem zu mussen Als Kriterium zur Auswahl der Teilnetzwerke dienen die zur Verfügung stehenden Verbindungsresourcen und die zur Verfügung stehende Logikkapazität der Gruppen 36. Jedes Teilnetzwerk wird der an bemessen daßes folgende Kriterien erfüllt.

a) es weist maximal fünf Eingangssignale auf ;
b) es weist maximal fünf Kusgangssignale auf ;
c) es werden zur Realisierung des Teilnetzwerks maximal fünf der Logikblocke 31 benougt und d) die Verdrahtung des Teilnetzwerks innerhalb der 15 Gruppe 36 ist möglich:

Beginnend beim Oder Gatter 81 in Fig. 8 erkennt man sofort, daß auch das Und Gatter 82 im selben Logikblock 31 realisierbar ist de auch die Zusammenfassing dieser beiden Funktionem erst eine kombinatorische Funktion mit drei Eingangen und einem Ausgang ergibt. Dem RS Flipflop 83 dagegen wird ein eigener Logikblock 31 zugewiesen da jeder der Logikblock 31 aufgrund eine (willkürlichen) Gompilervorschrift nur entweder eine Speicherfunktion wahrnehmen dar Das Teilnetzwerk 84 kann fölgich inteiner Gruppe 36 realisiert werden da insgesamt nur vier Eingangssignale ein Ausgangssignal und zwei Logikblocke 31 benötigt werden die Kapaznat einer Gruppe 36 also nicht überschritten wird.

Aufgrund ahnlichen Oberlegungen ist leicht ersicht:
lich, daß auch die Tellnetzwerke 85 bis 88 in je einer Gruppe realisierbar sind. Vom nachsten Netzwerk 89 33 miß jedoch das Feilnetzwerk 90 abgetrennt werden da sonst die Zahl der Eingange den maximal zulässigen Wert von fünf überschritte

Analog werden die anderen Netzwerke 91 bis 100 den Gesamischaltung aufgeteilt aber noch nicht bestimm zu Ien Gruppen 36 zugeordnet

Eine gewisse Schwierigkeit bei der Aufteilung der einzelnen Netzwerke bereitet die Realisierung der Zeitglieder 99 und 100 da einem Zenglied in der SPS Weitkein eintsprechendes Gegenstück in der FPGA-Weitgegenübersteht.

Um dem SPS Anwender dennoch die leichte Programmierung von Zengliedern zu ermöglichen, wird diese für speicherprogrammierbare Steuerungen (SPSen) oft benötigte Funktion dem Anwender als 50 Eunktionsmakro zur Verfügung gestellte Zur Compilerlaufzeit erkennt der Compiler, daß ein

Zus: Compilertantzeit erkennt der Compiler, daß ein Funktionsmakro vorliegt und setzt diesen Makro in eine interne, innerhalb des Logikfeldes verschiebbare. Standard Verbindung un Die interne Standard Verbindung is wirde dabei vorab vom Compilerherstellen bzw. vom ASIC Designer bestimmt Dadurch wird der Compiler nicht in nennenswertem Umfang mit der Ermittlung der Verbindungen belästet, die den Funktionsmakro realisieren.

Fig. 10 zeigt ein Beispiel einer solchen Standard Verbindung für einen Zeitzähler, der bis 20210 Taktzyklen abzahlen kann. Die tatsächlich zählbare Zeitilst selbstverständlich noch von der Taktung des Zählers abhändig

Das in Fig. 10 gezeigte Beispiel benongt drei nebeneinanderliegende Gruppen 36 von Logikblocken 31. Die genaue Abbildung der in Fig. 10 dargestellten Logikauf

FPGA Strukturen ist dabei für den SPS Anwender urelevant Bei der Erstellung derartiger Hardmakros, die
mit Standard ASIC Design Tools erfolgt, muß der
Compiler Hersteller bzw. der ASIC Designer jedoch

3 darauf achten daß nur lokale Verbindungen also direkte Verbindungen und Kurzverbindungen 35 verwendet
werden, nicht aber globale Langverbindungen 32, 33.
Hierdurch sind diese Makros nicht nur innerhalb des
Logikfeldes leicht verschiebbar, also relocierbar Sie
sind auch unabhängig von den sie-umgebenden Netzwerken oder Makros placierbar.

Da Hardmakros dem SPS Programmierer (oder Anwender) über eine Bibliothek zur Verfügung gestellt werden die Makros also vorab erstellt worden sind ist die interne Konfiguration eines solchen Makros auch nicht an die begrenzten Möglichkeiten der Anwenderprogrammierung gebunden sondern es kann die volle Komplexilät des beanspruchten Feldbereichs ausgenutzt werden. Die Restriktionen der Anwenderpro-

Die Erstellung derartiger Hardmakros tinrch den Compiler Hersteller bzw. den ASIC Designer und auch der Lauf der Umsetzungsprogramme kann zwar. Stunden oder sogar Tage dauern. Dies ist in diesem fall aber mogich und tolerierbar. Zumeinen sind nämlich nur 3-5 – 15 der Logikblocke 31 siatt 12012 – 144 Logikblocke 31 mitemander zu verschalten Zum anderen werden die Makros, wie bereits erwähnt, vorab erstellt. Der Anwender, wird tolglich micht mit der Erstellung dieser Makros belastet, sondern sie stehen ihm sofort zur Verfügung. Das Zuordnen des Hardmakros zu einer bestimmten Stelle im EPGA dauert aber nur Bruchteile von Sekunden. Beim Design des Hardmakros ist lediglich zu beachten daß die vier Ein-bzw. Ansgänge. Siart Resier, Clock und Zeitablauf leicht zugänglich sind

Für andere mogliche Standard Fünktlonen der SPS.
Well'sind selbstverständlich gegebenenfalls auch gröBereioder kleinere dieser Hardmakros moglich:

Bere oder kleinere dieset Hardmakros möglich.
Nach des Aufgliederung des Gesamlschaltung in Teilnertwerkerst bis 98 werden diese zusammengefaßt, soweit auch die Zusammenfassung die obenstehend beschriebenen Kriterien al bis d) erfüllt. Er ergibt sich
beispielsweite daß die Teilnetzwerke 87 und 94 sowie
die Teilnetzwerke 93 und 97 zusammenfaßbar sind. Dieser soeben beschriebene Schrittist micht unbedingt notig, er erhöht aber den Ausnutzungsgrad des Logikteldes

Falls wider Erwarten im Einzelfall zur Realisierung der gewünschien Verschaltung die Zahl von fünf Eingangen bzw. (unf Ausgangen überschritten werden muß kann dies dadurch realisiert werden daß —) je nach Bedarf — eine oder mehrere Gruppen 36 vor der Gruppe 36 die mehrals fünf Eingangsugnale benötigt freige-lassen werden und diese Signale ausnahmsweise mittels der waagrechten Kurzverbindungen und/oder der direkten Verbindungen von Logikblöcken 31 der davorliegenden Gruppe 36 der Gruppe 36 zugeführt werden die mehr alst fünf Eingange benötigt Falls auch diese zusätzlichen Verbindungsmöglichkeiten nicht ausreichen wird eine Fehlermeldung generiert gewünschte Schaltung nicht generierbar. Verbindungsmöglichkeiten zusering

Die enzelnen Teilnetzwerke 84 bis 100 werden nühmehr den einzelnen Gruppen 36 zugeordnet so wie im Fig. 11 dargestellt. An dieser Stelle sei erwähnt, daß die Zuordnung der Teilnetzwerke 84 bis 100 auf die einzelnen Gruppen 36 gemäß hier Reihenfolge vorgenomen wurde. Dies ist die einschate Art und Weise, eine

Zuordnung vorzunehmen; es sind aber auch komplexere Losingen denkbar die bereits die Verbindungen der Teilnetzwerke 84 bis 100 untereinander berücksichtigen

Die außenliegenden Gruppen 36 werden nicht belegt. da die außenliegenden verlangerten Kurzverbindungen 37 nicht zur Anbindung dieser Gruppen zur Verfügung stehen, sondern anderweitig benötigt werden. Diese anderweitige Verwendung wird später noch erläutert wer-

den

Ein Beispiel einer komplexeren Lösung bei der Zuordnung der Teilnetzwerke 84 bis 100 auf die emzelnen Gruppen 36 bestlinde beispielsweise darin, das Netzwerk 98 in der außersten rechten Gruppe 36 anzuordmen Dieses Neuwerk hat numbeh als emzigen Ausgang 15 Signale in der oberen Reibe der Gruppen 26 als Ausden Prozeßausgang A4. Dieser Prozeßausgang aber könnte direkt auf einen Ein-/Ausgabe: Block gelegt werden Es wurden also weder verlängerte Kurzverbindungen 37 noch sonsuge globale Verbindungsresourcen benotigt.

Nach der Zuordnung der Teilneizwerke 84 bis 100 zu den Gruppen 36 werden die internen eine van zunschen soweit den die direkten Verbindungen zwischen den den die internen Hallte des Logikfeldes angeorden beispiel zu net ist Hierdurch steht dieses Signal auch in der unteren Hallte des Logikfeldes angeorden beispiel zu net ist Hierdurch steht dieses Signal auch in der unteren Hallte des Logikfeldes zur Verfügung.

Halfte des Logikfeldes zur Verfügung. den Gruppen 36 werden die internen elektrischen Versich nur der Merkerausgang der Feilnetzwerke 84 bis 91 in das jeweils nächste Neizwerk weiterverbinden Selbst dies ist im vorliegenden Fall aber nicht sun voll, da die Ausgangssignale der einzelnen Feilnetzwerke auch an 30 derweitig benötigt werden und daher in jedem Fall auf globalere Verbindungen zurückgegriffen werden muß

Als erstes werden die Ein- und Ausgangssignale vom und zum zu steuernden Prozeß verbunden also die Ein-gangssignale E0 bis E2 und die Ausgangssignale A1 bis 33 A4 Soweit möglich werden die Ein- und Ausgangssig. gnale direkt über die waagrechten Langverbindungen. 32 den außersten der verlangerten Kurzverbindungen. 37 zugeführt. Falls die waagrechten Langverbindungen 32 bereits belegt sind z. B. well drei Signale anzuschlie 40. Ben sind aber nur zwei waagrechte Langverbindungen 32 zur Verfügung stehen werden die Signale zunächst auf senkrechte Langverbindungen 33 oder auf senkrechte Kurzverbindungen 37 gelegt. Dann werden sie 1862 werden sie 1 über eine einer anderen Reine von Lopikblöcken 31 45 zugeordneten Langverbindung 32 an den Rand des Lo-gilfeldes geführt: An den Rändern des Logikieldes werden die Em-und Ausgangssignale mittels der verlänger-ten Kurzyerbindungen 37 derart weiterverbunden daß: z. B. das logische Eingangssignal EO an den physikall, so benötigt. Diese Verbindungen stehen damit ander weitig schen Prozeßeingang E0 angeschlossen ist

Durch emlaches Abzahlen der verbleibenden internen Einbzw. Ausgänge der einzelnen Netzwerke 84 bis 100 ergibt sich sodann daß ausnahmslos stets die führ verlängerten Kurzverbindungen 37 zwischen den Teil- so netzwerken 84 bis 100 ausreichen, um die Em und Ausgange der Teilnetzwerke 84 bis 100 senkrecht miteinander zu vernetzen: Falls im Einzelfall mehr als fünf Leitungen benöugt werden würden, würde zur vollständigen Verbindung auf die senkrechten Langverbindungen ist im folgenden Teilermakro genannt- wird dabei derart 33 zurückgegriffen werden, vorzugsweise zunächst auf die unterbrechbaren der Langverbindungen 33.

Durch ebensolches emfaches Abzahlen ergibt sich weiterhin daß nunmehr mur noch dreizehn verschiedene: Signale innerhalb des Logikfeldes geführt werden müs- 65 steht fest und andert sich nicht. Von außerhalb des Losen namlich die acht Merkersignale M0 bis M7 die zwei Timer-Signale Ti und T2 sowie 3, interne Signale vom

Teilnetzwerk 90 zum Teilnetzwerk 89, vom Teilnetz-

werk 93 zum Teilnetzwerk 99 und vom Teilnetzwerk 94 zum Teilnetzwerk 100.

Nummehr ist jedoch offensichtlich, daß diese interne Verbindung leicht möglich ist. Es werden nämlich eins lach nachemander die internen Ausgangssignale in der Reihenfolge ihres Entstehens auf die beiden außeren der drei mittleren Kurzverbindungsleisten 43 gelegt. Hierdurch sind zehn interne Signale innerhalb des gesamten Logikfeldes abgreifbar. Sie stehen damit überall

10 als interne Eingangssignale zur Verfügung. Die drei noch zu verbindenden internen Ausgangssignale werden auf drei der waagrechten Langverbindungen 32 gelegt so daß sie ebenfalls abgegriffen werden konnen, wo sie benötigt werden. Falls eines dieser drei gangssignal anfallt jedoch in der unteren Reihe von Gruppen 36 benougt wird wird dieses Problem wie folgt gelöst: Das jeweilige interne Ausgangssignal wird: auf eine der wasgrechten Langverbindungen 32 in der 20 oberen Halfte des Logisteldes gelegt, diese wasgrechte Langverbindung 32 mit einer senkrechten Langverbindung 33 verbunden und die senkrechte Langverbindung

Ξ

In analoger Weise wird selbstverständlich verfahren. wenn en internes Signal in der unteren Hälfte des Logikleides erzeugt jedoch in der oberen Hälfte als Ein-

gangssignal bendugt wird.

Darüber hinaus lassen sich bei vorausschauender An-ordnung der Neizwerke 84 bis 100 innerhalb des Logikfeldes drei der internen Signale direkt verbinden so dall: für die dann noch verbleibenden zehn internen Signale. die beiden außeren der Kurzverbindungsleisten (3 ausreichen.

Die oben siehend erwähnten drei internen Signale fallen nämlich jeweils nur einmal als Ausgangssignal an nämlich im den Keilnetzwerken 90, 93 und 94, und werden auch nur einmal als Eingangssignale benötigt, nämhch von den Tednetzwerken 89,99 und 100. Wenn also die Teilnetzwerke 90 und 89,93 und 99 sowie 94 und 100 jeweils unmittelbar hinteremander abgeordnet werden. können diese Signale direkt über Nächste Nachbar-Verbindungen der Logikblöcke 31 unteremander verbunden werden Auch ist eine Verbindung über die zwischen den jeweiligen Teilnetzwerkpaaren liegende verlängerte Kurzverbindung 37 möglich In beiden Pällen werden keine waagrechten Verbindungen 32, 41, 42, 43 zur Verfügung.

Für die Takning der Zeitzähler 99, 100 werden innerhalb des Logikfeldes Systemtakte von 1 ms: 10 ms. 100 ms und I sec bereitgestellt Dies geschieht auf folgende Art, und Weise: Mittels ASIC Design Tools werden hierzu vom Compiler-Hersteller vorab Tellerstufen er. stellt die einen beliebigen, von außen eingekoppelten Systemiakt auf ein 1710, 17100 und 171000 seiner au-sprunghenen Frequenz herunterteilen. Dieser Makro. erstellt dall er nur die beiden mittleren, bisher ungenutzen Reihen von Logikblöcken 31 sowie die direkten Verbindungen zwischen diesen Logikblöcken benötigt Dieser Teil der (System-) Programmierung des FPGAs gikbausteins 10 wird über einen der Ein-Ausgabe-Puffer ein Takt von I ms direkt in diesen Teilermakro einge-

koppelt.

÷

The control of the second of t

Die vier FPGA-internen Systemtakte von 1, 10, 100 und 1000 ms werden beispielsweise je einer der vier waagrechten Langverbindungen 32 zugeteilt die den beiden mittleren Reihen von Logikblocken 31 zugeordnet sind Diese vier Zeittakte stehen damit im ganzen logisteld bereit und konnen dementsprechend abgegriffen werden. Welcher der Systemtakte an die Zeitzähler 99, 100 angeschlossen wird, ergibt sich für den Compiler aus der Bezeichnung der Eingangsvariablen KT xy x bezeichner nach allgemeiner Regelung die 10" Zahl der zu zählenden Taktzyklen und y ist ein Code für die Zeiteinheit. 2001 bedeutet also beispielsweise, daß 200 Zyklen des Taktes mit dem Code 1, d. h. 100 ms. zu zählen sind Im Ergebnis mißt der Zeitzähler 100 also 200-100 ms - 20 sec.

Zum ordnungsgemaßen Ablauf des Steuerungsprogramms missen im Regelfall die Logichausteine 10, 10 ind die Zentraleinheit? auch während des Betriebs Daten miteinander austauschen. Es kann beispielsweise sem daß die Parametrierung des Logikhausteins 10 20 während des Betriebs geändert werden soll. Weiterhin sollier die Zentraleinnen 2 zuminden zenweise über den aktuellen Zustand des Logikhausteins 10 (hzw. 10') in formiert werden. Der Prozessor 6 und die Logikbauster ülberhampt keine Parameter ein- und auszulesen sind, ne 10. 10 sund jedoch micht miteinander synchronisiert. 21 steht auch die mittlere der drei Kurzverbindungsleisten Es stellt sich daher das Problem der Datenkonsistenz. Das Problem wird dadurch noch vergrößert, daß der Datenverkehr zwischen Prozesson 6 und Logikhauste-nen 10 10 seriell verläuft-Der serielle Datenverkehr ist noug de ansonsten zu viele Pins der Logikbausteine 10. 31 weitere Adressignale PA3 PA4 etc. an den Logikbaus 10° für den Datenverkehr mit dem Prozessor 6 benötigt.

würden. Dis Problem wird dadurch gelöst, daß dem Anwengen 32 gelegt, wobei die eine der Langverbindung der weitere Funktionsmakros zur Verfügung gestellt in der oberen Hälfte des Logikfeldes und die and werden. Diese Funktionsmakros realisseren Schiebere 33 der unteren Hälfte des Logikfeldes angeordnet ist. gister die der Zwischenspeicherung von Ein oder Ausgabedaten dienen sowie Arbeitsspeicher. Dabei werden zunächst die neu einzugebenden Daten vom Progessor 6 in die Schreibzwischenspeichen z.B. des Logikhäu-steins 10 eingeschneben Während dieser Zeit sind die in so den Zwischenspeichern abgespeicherten Werte zwar im Logikbaustein 10 vorhanden, werden aber vorerst nicht verwendet da sie voreist noch nicht freigegeben wurden Mittels eines eigenen Befehls werden sodam die neu in den Logikbaustem 10 ein geschriebenen Werte 15 von den Zwischenspeichern in die Arbeitsspeicher über nommen Gleichzeitig werden die aus dem Logikbaustem 10 auszulesenden: Werte in andere sogenannte Le-serwischenspeicher eingelesen. Sodann werden die Daten seriellaus diesen Lesezwischenspeichernin den Pro- so terung

zessor 6 ausgelesen.
Fig. 12 zeigt ein Beispiel eines solchen Datenzyklus. Im vorliegenden Fall werden zum Übertragen aller benotigten Signale fünf Leitungen benötigt. Dabei werden auf den Leitungen tolgende Informationen übertragen:

Solange der Signalpegel der Leitung RW Null ist, können Daten in die Schreibzwischenspeicher geschrieben werden. Solange der Signalpegel der Leitung RW1 ist, können Daten aus den Lesezwischenspeichern gelesen werden Alle Zwischenspeicher sind deract an die 60 Leitung RW angeschlossen; daß sie auf die ansteigende Signalflanke der Leming RW getriggert sind Zum Trig-gerzeitpunkt werden zum einen die Daten aus den Schreibzwischenspeichern in die Arbeitsspeicher übernommen Zum anderen werden Daten aus den Logik :=65: blocken 31 in die dafür vorgeschenen Lesezwischenspeicher übernommen:

Die Signale PAL und PA2 sind Adressignale Mittels

der Adrebsignale PA1 und PA2 konnen maximal je drei Schreibzwischenspeicher und Lesezwischenspeicher adressiert werden. Der theoretisch mögliche vierte Speicher (2 Signale = 22 = 4 Adressierungsmöglichkei-3 (en) darf nicht verwendet werden. Diese Pegel werden. namisch an den Logikbaustein 10 angelegt wenn keine. Daten eingelesen bzw. ausgelesen werden. Daher darfdiese Adresse, Z.B. die Doppelnull, nicht verwendet werden.

CLK ist ein Takt. Wenn CLK Eins ist liest der jeweils: angesprochene Zwischenspeicher ein neues Bit ein bzw.

Data ist die Datenleitung auf der die Information selbst übertragen wird. Im vorliegenden Beispiel weris den (rem zufällig) lauter Einsen über tragen.

Es ergibt sich aufgrund einfacher Überlegung, daß zum Lesen bzw. Schreiben der Zwischenspeicher mindestens vier Leitungen benötigt werden, nämlich die Leitungen RW. CLK. Data sowie mindestens eine Adrebleitung Diese vier Signale werden auf die mittlere bisher ungenutzte der drei Kurzverbindungslessten G gelegt. Dadurch siehen diese vier Signale quer über den gesamten Logithaustein 10 zu Verfügung Falls 43 für die interne Verbindung der Gruppen 36 zur Ver-

Falls mehr als drei Lesezwischenspeicher bzw. Schreibzwischenspeicher zu adressieren sind, werden stein 10 angelegt: Diese zusätzlichen Adreitsignale wer-den im Regelfall auf zwer waagrechte Langverbindungen 32 gelegt, wobei die eine der Langverbindungen 32 in der oberen Halfie des Logikfeldes und die andere in

Eschedarf keiner Erwähnung daß die Bildung von zusätzlichen Speichermakros Logikfeldkapazitäten beansprucit Diese Logikieldkapazitäten stehen selbstvermandlich anderweitig nicht mehr zur Verfügung

Die obenerwähnten Speichermakros sind, ebenso wie die Timer vorabvom Compilerhersteller mit ASIC-De sign Tools erstellt worden. Dem Compilerhersteller ist-dibei im Rahmen seines allgemeinen Fachwissens bekannt wie Register and Schieberegister aufzubauen sind Ebenso ist in der Elektronik allgemein bekannt, wie Schieberegister mittels Adresseitungen anzusteuern sind so daß nur jeweils eines angesprochen wird Derartige Speicherkonfigurationen bedürfen daher im Rah-men der vorliegenden Erfindung keiner weiteren Erfäum

Damit sind nun alle wesentlichen Schritte zur schnellen und einfachen Umsetzung eines SPS Programms in eine FPGA-Struktur bekannt. Die nunmehr bekannten internen elektrischen Verbindungen und die nunmehr 35 ebenfalls ermittelte Programmierung der einzelnen Logikblocke 31 werden in an sich bekannter. Weise dem Logicield eingeprägt, so daß es also das gewünschte: Gesamtverhalten hier die Ampelsteuerung realisiert. Weiterhim erhält der Anwender eine Meidung über den Ausnutzungsgrad des Logikfeldes oder, falls die Realisierung nicht möglich ist, eine diesbezügliche Meldung sowie eine Information darüber, warum die Realisie-rung nicht möglich war z. B. weil keine Verbindungsreserven mehr zur Verfügung standen.

Die im vorliegenden Fall als Ausführungsbeispiel gewahilte: Ampelsteuerung ist selbatverständlich nicht so zeitkritisch wie undere Steuerungsvorglinge Sie wurde jedoch gewählt da sich anhand dieses einfachen Besspiels die prinzipielle. Vorgehensweise einfach erlautern.

laBe.

Im Ergebnis ergibt sich damit ein umfeldprogram-mierbares Logikfeld, das zwar bei weitem nicht optimal ausgenutzt ist dessen Programmerung aber schnell und einfach und vor allem in einer dem SPS-Anwender vertrauten Art und Weise erfolgt:

Patentansprüche.

11. Speicherprogrammierbare Steuerung, insbeson. dere für Verpackungs; und Enkettiermaschmen. mit mehreren Ein-(8) und Ausgängen (9) zum Anschließen von Prozeßführungselementen, z. B. Sensoren oder Stellgliedern, dadurch gekennzeichnet. 15 daß die Steuerung mindestens einen Logikbaustein (10) mit einer internen Verschaltung aufweist. über die mindestens ein Ausgang (A0) mit seinem korre-

ponderenden Eingang (E0) verbinden ist. 2 Steuering nach Ansprüch I., dadurch gekenn 20 zeichnet daß der Logikbaustein (10) parallelarbei

(end ausgebildet ist

3 Steuerung nach Anspruch Loder 2 dadurch gekennzeichnet; daß die interne Verschaltung des Logitbausteins (10) programmierbar und insbesonde. 25

Frauch) reprogrammie bar ist.

4 Sleuering mach Anspruch L. 2 oder 3 dadurch gekennzeichnet, daß der Logikbaustein (10) einen eorzugsweise statischen — Speicher (12) zum! Speichern der Bedingungen aufweist die seine in- 30 iteme:Verschaltung festlegen

5 Steuerung nach Anspruch 1, 2, 3 oder 4, dadurch gekennzeichnet daß der Logikbaustein (10) ein um-

feldprogrammierbares Logikfeld (EPGA), ist.
16. Sieuerung, nach Anspruch 1, 2, 3, 4 oder 5, da. 15.
durch gekennzeichnet daß die Steuerung mindestens einen Prozessor (6) und einen mit dem Prozessor (6) verbundenen Bus (5) aufweist-wobei der Ein-(8) und der Ausgang (9) sowohl mit dem Logik: baustein (10) als auch mit dem Bus (5) - auch zu- 40 gleich - verbindbar sind

L Steuerung nach Anspruch 6. dadurch gekenn zeichnet daß der Prozessor (6) über mindestens eine Steuerleitung (17) mit dem Logikbaustein (10)

verbunden ist

8. Steuerung nach einem der öbigen Ansprüche, daturch gekennzeichnet, dat sie mindestens einen Anwenderspeicher (13) aufweist der die interne Verschaltung des Logikhausteins (10) festlegt.

S. Steuerung nach ernem der obigen Anspruche, 30. daturch gekennzeichnet daß, der Logikbaustein (10) mindestensteinen Anschluß (17) für ein Taktst-

gnal aufweist.
10. Steuerung nach einem der obigen Ansprüche,
dadurch gekennzeichnet, daß der Eingang (8) über is
einem Eingangsfilter (14) und der Ausgang (9) über,
einem Eingangsfilter (15) mit dem Logikbaustein. einen Ausgangstreiber (15) mit dem Logikbaustein: (10) verbunden ist.

Al-Sieuerung nach einem der obigen Anspruche, dadurch gekennzeichnet daß die Steuerung modu- 60 lar aufgebaut ist und der Logikbaustein (10) in einer Ein-/Ausgabe-Baugruppe (3) angeordnet ist

12 Steuerung nach Anspruch 8 und 11. dadurch gekennzeichnet daß die Ein / Ausgabe Baugruppe (3) einen Steckplatz (26) für den Anwenderspeicher 65 (13) aufweist.

13. Steuerung nach: Anspruch: 11. oder: 12. dagurch gekennzeichnet daß die Baugruppe (3) eine Schnittstelle (27) zum Anschluß eines Daten Ein-/ Ausgabegerais z. B. eines Programmiergerais auf. weist.

14. Steuerung nach Anspruch 11, 12 oder 13, dadurch gekennzeichnet, daß die Baugruppe mehrpolige Steckkontakte (28a, 28b) zum Anschließen der

Prozeßführungselemente aufweist.

15. Verfahren zum Betreiben einer speicherprogrammierbaren Steuerung nach einem oder mehreren der obigen Ansprüche, dadurch gekennzeichnet daß mindestens ein Eingangssignal in einen Logikbaustein (10) eingelesen und dort verarbeitet wird, so daß vom Logikbaustein (10) ein mit dem Eingangssignal. korrespondierendes "Ausgangssignal ausgebbar ist.

16. Verfahren nach Auspruch 15. dadurch gekennzeichner daß das Einlesen; Verarbeiten und Ausge-

ben getaktet ist.

17 Verfahren nach Anspruch 15 oder 16 dadurch gekennzeichnet daß das Eingangstignal gefültert; insbesondere entprellt wird.

18. Verfahren nach einem der Ansprüche 15 bis 17. dadurch gekennzeichnet daß der Logikhaustein (10) mit einem Prozessor (6) über mindestens eine

Lenung (17) Daten austauscht-

19. Verfahren nach einem der Ansprüche 15 bis 18. dadurch gekennzeichnet daß zum Festen der Pro-grammierung des Logikbansteins (10) zumindest der Ein (8) und der Ausgang (9) mit einem Bus (5) verbunden werden.

20. Verfahren nach einem der Ansprüche 15 bis 19, dadurch gekennzeichnet, daß der Datenverkehr des Logikbausteins (10) mit dem Bus (5) über einen dem Logikbaustein (10) zugeordneten Prozessor

(11) érfólgt

21. Programmierverfahren zum rechnergesteuer-len internen elektrischen Verbinden eines umfeldprogrammierbaren Logikfeldes das aus einer mindestens zweidimensionalen Anordnung von Logikblocken (31) besteht die durch vom Anwender frei lestiegbare interne elektrische Verbindungen miteinander und mit dem Umfeld verbindbar sind

wobei aus eirem vorgegebenen funktiona-len Gesamtverhalten z. B. aufgrund eines vor-gegebenen funktionalen Schaltplans, insbesondere eines Funktionsplans für eine speicherprogrammierbare Steuerung, interne elektrische Konfigurationen, also Verbindungen und gegebenenfalls auch Logikfunktionen, des Lo-gikfeldes bestimmt werden, welche das vorgegebene funktionale Gesamtverhalten realisie-

wobei die so bestimmten nternen elektri-schen Konfigurationen, also Verbindungen und gegebenentalls auch die Logikhunktionen

den Lögikfeld eingeprägt werden:

und wobei unabhängig von dem vorgegebenen-funktionalen Gesamtverhalten beimi Festlegen der internen elektrischen Verbindungen ein Teil der im Prinzip frei festlegbaren internen; elektrischen: Verbindungen fest vorgegeben wird.

22. Verfahren nach Anspruch 21. dadurch gekennzeichnet, daß die Logikblöcke (31) durch den fest vorgegebenen Teil der internen elektrischen Ver-bindungen in Gruppen (36) aufgeteilt werden, die zumindest teilweise gleiche Konfigurationen auf: weisen.

23 Verfahren nach Anspruch 22, dadurch gekennzeichnet daß das vorgegebene (unktionale Gesamtverhalten in Teilfunktionen (84-100) zerlegt wird die zumindest teilweise in je einer Gruppe (36) von Logikblöcken (31) realisierbar sind. 24. Verfahren nach Anspruch 22 oder 23 dadurch gekennzeichnet, daß für Standard Teilfunktionen (99, 100); insbesondere komplexe Standard Tellfunktionen (99, 100), interne elektrische Standard-Konfigurationen, also-Verbindungen und gegebe- 10 nenfalls auch Logikfunktionen, vorgebbar sind. 25. Verfahren nach Anspruch 24. dadurch gekennzeichnet, daß die Standard-Teilfunktionen (99, 100) durch mehr als eine Gruppe (36) von Logikblocke 26. Verfahren nach Auspruch 23 oder 24. dadurch gekennzeichnet: daß Pellunktionen (84–98) und Standard Tellunktionen (92, 100), die in einer Gruppe (36) von Boritaliaa en 22 von einer Gruppe (36) von Logikblöcken (31) realisierbar

blöcken (31) realisierbar ist 27. Verfahren nach einem der Ansprüche 23 bis 26. dadurch gekennzeichnet daß

— die Teilfunktionen (84-98) und/oder die 35-

sammenfassung in einer Gruppe (36) von Logik-

sind, zusammengelaßt werden sofern auch die Zu: 20

Standard-Teilfunktionen (99:100) und/oder die Zusammenfassung den Gruppen (36) von Lo-gikblöcken (31) zugeordnet werden. — umter Berücksichtigung den (est vorgegebe-

nen internen elektrischen Verbindungen die in internen elektrischen Verbindungen er mittelt werden, die die Gruppen (36) von Logikblok ken (31) derart mitenander verschalten, das vorgegebene funktionale Gesamtverhalten realisiert wird und

die so ermittelten internen elektrischen. Verbindungen dem Logikleid eingeprägt werden vorzugsweise zusammen mit den lest vor-gegebenen, internen elektrischen Verbindun-

28. Verfahren nach Anspruch 27. dadurch gekenn-zeichnet daß bei einem Logikfeld mit langreichwei. tigen Langverbindlingen (32-33) und kurzreichwei-tigen Kurzverbindlingen (35) die elektrischen Ver-bindungen zu. Prozeßeingangen und Prozessaus (35 gangen zummdest teilweise über die Langverbin-dungen (32/33) erfolgen

29: Verfahren nach Anspruch 27 oder 28- dadurch gekennzeichner, daß bei einem Logikfeld mit lang reichweitigen Langverbindungen (32,33) und kurz 50, reichweitigen Kurzverbindungen (35) die internen elektrischen Verbindungen soweit als moglich über die Kurzverbindungen (35)-erfolgen und nur die über die Kurzverbindungen (35) nicht realisierbaren internen etektrischen Verbindungen über die 35

Langverbindungen (32,33) erfölgen 30. Verfahren nach Anspruch 29. dadurch gekenn-zeichnet, daß die Langverbindungen (32,33) (eil-weise unterbrechbar sind und daß die internenélektrischen Verbindungen erst dann über die nicht so: unterbrechbaren Langverbindungen (32, 33) erfölgen, wenn die internen elektrischen Verbindungen üben die unterbrechbaren Langverbindungen (32. 33) nichtrealisierbar sind

31: Verfahren nach einem der Ansprüche 21: bis 30: 65: dadurch, gekennzeichnet daß das funktionale Gesamtverhalten in einer Programmiersprache für speicherprogrammierbare Steuerungen vorgege-

32 Verfahren nach einem der Ansprüche 21 bis 31, dadurch gekennzeichnet, daß das funktionale Gesamiverhalten in einer graphischen Programmier-sprache vorgegeben wird.

<u>\$</u>.

Hierzu 14 Seite(n) Zeichnungen

:5

:3

.7

٤; د

Nummer: Inti Cl. !! (Offenlegungstag) DE 42 06 524 A1 G 06 B: 19/05 27 August 1992 できるとなっている できっという


the Commission with the Control of

ALE OF THE PROPERTY OF THE AN

The standard of the

不 有 的复数强强 野港人名 1000


848 No.




12

Saldan water 1 7 10

e emply artemothers





Nummer: Int-Cl.⁶: Offenlagungstag: DE 42.06 524 A1 G 05 B 19/08 27-August 1992




FIG 4

Nummer: Int: Cl.5: Offenlegungstag:

DE 42 05 524 AT

:27. August 1992

AND THE PROPERTY OF THE PARTY O




FIG 5

Nummer: Int CL5: Offenlegungsteg: DE 42 05 524 A1 G 06 B 19/06 27 August 1992

• :

3;

enchance on the destriction will be the state of the stat

" Santa Control of the Control of th




FIG 6

Nummer: Inte Class Offenlegungstage DE 42 06 524 A1 G 06 B 19/06 27 August 1892 de the section of a second

1. "一个,不是一个的一个,




FIG 7

4:

Ð.


The first warman was to be the second


• • • •


::


5 .;

ALLE SERVICE CONTROL OF THE SERVICE OF THE SERVICE









3

3

The Martin Street of


SC CHARGE

:>


4

_D ₹#}


i.



427:







This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BLANK (USPTO)